1、FPGA 逻辑在线仿真正确 但烧入EPCS后却无反应，求高手分析
EPCS4N，是通过PS还是AS模式配置FPGA的？楼主可以检查 1. FPGA的MODE管脚有没有按照对应的模式作正确的上下拉配置 2. nCE信有没有接地 3. Config_DONE和nSTATUS信有没有上拉电阻，上拉电阻值是不是在Altera推荐的范围内 如果都没问题，就量一下上电时的配置时序吧。串行配置的接口比较简单，应该还是好查的。 另外，EPCS4N的写入是否正确要确认一下，在写入时点选“验证”项就可以了。 你好！ 接AS仿真口，下载程序后重启下FPGA 希望对你有所帮助，望。
2、FPGA采集多路温度，买了一块FPGA开发板，芯片EP1C3T144C8.温度传感器用DS18B20，Verilog编程怎么写，求助
其实很简单，先看硬件原理图，弄懂信流向。再看DSB通信。你只需模仿出主机方（HOST)的时序即可，设备方(Device)时序图即为DSB通信时序。只要注意好信的读写方向（一般是用TRI控制信流向），写个FSM状态机就很随意的完成基本的通信了。 第一个文件： `timescale 1ns / 1ps module dsb ( clk, chipselect, read_n, //input readdata, //output dio ); //inout input clk, chipselect, read_n; output [:0] readdata; inout dio; reg [hbecccc; reg [:0] ri; reg [:0] pout; reg [ 5:0] count; reg [:0]t; reg dout; wire clkkhz; assign clk]; always @(posedge clk) count<=count1b1; always @(posedge clkb1; always @(posedget[]) pout<=ri; assign readdata=(chipselect & ~read_n)? pout : b0; reg reset,lo, hi,rd; always @(posedget[0]) reset
3、请帮我详细分析下这电路~谢谢
电源经电感L振荡产生升压驱动点亮发光管D，一方面起限流保护D脚比较，U脚，从而控制8脚输出的电压稳定在某一数值。
4、EP1C3T144C8 是一个什么芯片
FPGA是现场可编程门阵列，上面给出了介绍文章，具体就不再细说了。 EP是Altera的Cyclone系列比较低端的FPGA芯片，大约ns。 具体参数请参考其网站上提供的芯片手册 其实很简单，先看硬件原理图，弄懂信流向。再看dsb通信。你只需模仿出主机方（host)的时序即可，设备方(device)时序图即为dsb通信时序。只要注意好信的读写方向（一般是用tri控制信流向），写个fsm状态机就很随意的完成基本的通信了。 FPGA是英文Field－Programmable Gate Array的缩写,具体可见
5、怎样用FPGA实现FSK调制解调？
FSK(FrequeneyShift Keying，频移键控)是用不同频率的载波来传送数字信。FSK信具有抗干扰能力强、传输距离远等优点，在只常生活和工业控制中被广泛采用。例如CID(Calling Identity Delivery)来电显示，低速的Modem，铁路系统和电力系统的载波通信中也广泛使用他来传送各种控制信息。以往的FSK调制解调器采用“集成电路连线”方式设计，集成块多、连线复杂且体积较大。本文基于FPGA芯片，采用HDL语言，利用层次化、模块化设计方法，提出了一种FSK调制解调器的实现方法。 1 系统整体结构框图 本文设计的FSK调制解调器采用了ALTERA的EP芯片，系统主时钟频率为”数字信由伪随机信(m序列)发生器产生。为完成FSK调制器和解调器的发送与接收，由FPGA芯片完成的系统整体逻辑功能框图如图1所示。 2 系统的具体设计与实现 伪随机序列的产生 最大长度线性移位寄存器序列(m序列)是数字通信中非常重要的、应用十分广泛的一种伪随机序列。由于他具有随机性、规律性及较好的自相关性和互相关性，而且要设备简单，易于实现，成本低的特点，本系统采用m序列作为数字基带信进行程序调试。 m序列是由带线性反馈的移位寄存器产生的周期最长的一种二进制序列。线性反馈移位寄存器的一般结构如图2所示。他是由n级移位寄存器，若干模二加法器组成线性反馈逻辑网络和时钟脉冲产生器连接而成。 由于带有反馈，因此在移位脉冲作用下，移位寄存器各级的状态将不断变化，通常将移位寄存器的最后一级作为输出，由此所产生的输出序列为：{ak}=a。 输出序列是一个周期序列，其特性由移位寄存器的级数、初始状态、反馈逻辑及时钟频率(决定着输出码的宽度)所决定。 当移位奇存器的级数及时钟一定时，输出序列就由移位寄存器的初始状态及反馈逻辑完全确定；当初始状态为全零状态时，移位寄存器输出全0列。因此初始状态不能为全零状态。 本系统选用m序列的级数为n==，若选用的反馈系数的八进制数值为=c==c所示。 FSK调制 本系统是利用2个独立的分频器来改变输出载波频率，以数字键控法来实现FSK捌制。 数字键控法也称为频率选择法，他有2个独立的振荡器，数字基带信控制转换开关，选择不同频率的高频振荡信实现FSK调制。键控法产生的FSK信频率稳定度可以做到很高并且没有过渡频率，他的转换速度快，波形好，频率键控法在转换开天发生转换的瞬刚，2个高频振荡的输出电压通常不相等，于是已调信在基带信息变换时电压会发生跳变，这种现象称为相位不连续，这是频率键控特有的情况。 本文设计的FSK调制系统方框图如图4所示。 FSK解调 过零检测法与其他解调方法相比较，最明显的特点就是结构简单，易于实现，对增益起伏不敏感，特别适用于数字化实现。他是一种经济、实用的最佳数字解调方法。其方框图如图”与“0”在幅度上区分开来，恢复出数字基带信。 本文设计的FSK解调方框图如图6所示。 3 系统仿真与实验结果分析 整个设计使用HDL编写，以EP所示的波形图。其中：clk为输入主时钟信；en为置位信；clks为clk经过的伪随机发生器产生的伪随机(m序列)信；fsk为ps7经过FSK调制器后的已调信；q为fsk经过FSK解调器后的解调信。 在实际硬件电路上进行测试，用示波器观察各个模块的工作过程，得到如图8和图9所示的波形图。 其中，圈为数字基带信。图为解调信。 由上面的软件和硬件的测试结果可知： (1)本系统的FSK调制解调器功能已经实观，结果正确无误，经验证满足预期的设计指标要，且其整个工作过程可通过软件波形仿真，或是实际硬件电路通过示波器来直观、清晰观察。 (2)传统的调制解调方式可以采用软件与硬件结合的方式来实现，符合未来通信技术发展的方向。 4 结 语 传统的FSK调制解调方式都是采用硬件电路实现，电路复杂、调试不便。文中采用硬件描述语占设计的基于FPGA调制解调器，设计灵活、修改方便，有效地缩小了系统的体积，增加了可靠性，同时系统采用HDL语言进行设计，具有良好的可移植性及产品升级的系统性。
6、这种单片机原理图。。急急急…..
这是自己焊的板，要看到板子才能画出他的原理图啊，大概是，给单片机提供电源，中间那个芯片是什么，看不清楚， 其他的没什么了，完全可以自己画的
